No disponible en español

Estado : Publicado (En proceso de revisión)

Esta norma se revisó y confirmó por última vez en 2018. Por lo tanto, esta versión es la actual.
Formato Idioma
PDF en CD
  • CHF216
Convertir Franco suizo (CHF) a tu moneda
The electronic version of this International Standard can be downloaded from the ISO/IEC Information Technology Task Force (ITTF) web site

Resumen

The RapidIO architecture was developed to address the need for a high-performance low pin count packet-switched system level interconnect to be used in a variety of applications as an open standard. The architecture is targeted toward networking, telecom, and high performance embedded applications. It is intended primarily as an intra-system interface, allowing chip-to-chip and board-toboard communications at Gigabyte per second performance levels. It provides a rich variety of features including high data bandwidth, low-latency capability and support for high-performance I/O devices, as well as providing globally shared memory, message passing, and software managed programming models.

Standard first page

Preview 

Previsualice esta norma en nuestra Plataforma de navegación en línea (OBP)

Informaciones generales

  • Estado
     : Publicado
    Fecha de publicación
     : 2004-12
    Etapa
    : Norma Internacional confirmada [90.93]
  • Edición
     : 1
    Número de páginas
     : 405
  • Comité Técnico :
    ISO/IEC JTC 1/SC 25
    ICS :
    35.100.30 
  • RSS actualizaciones

Ciclo de vida

Got a question?

Check out our FAQs

Customer care
+41 22 749 08 88

Opening hours:
Monday to Friday - 09:00-12:00, 14:00-17:00 (UTC+1)

  2. Tienda
  3. Standards catalogue
  4. TC
  5. ISO/IEC JTC 1/SC 25
  6. ISO/IEC 18372:2004